PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-007110

(43) Date of publication of application: 11.01.2002

(51)Int.CI.

G06F 7/00 G06F 5/00

(21)Application number: 2000-192762

(20) December 19270

(71)Applicant : TOSHIBA CORP

(22)Date of filing: 27.06.2000


(72)Inventor: SHIBUYA KAZUTOSHI

(54) DIGITAL SIGNAL PROCESSOR

(57)Abstract:

PROBLEM TO BE SOLVED: To quickly realize bit processing in a simple constitution with the small number of instructions.

SOLUTION: This device is provided with a work memory 4 in which three kinds of address areas whose bit length is different from each other are allowed to coexist. The three kinds of address areas are constituted as a fixed bit length area 4a and limited bit length areas 4b and 4c, and plural address areas are respectively allowed to belong to each area. The address areas belonging to the fixed bit length area 4a are provided with bit length (n bits) for one word, and the address areas belonging to the limited bit length areas 4b and 4c are respectively provided with different bit length (m0 bit and m1 bit) shorter than the bit length for one word.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(11)特許出關公開番号

特期2002-7110 (P2002-7110A)

(43)公開日 平成14年1月11日(2002.1.11)

テーてコード (安地) 5B022

		G06F	(51) Int.CL?
	5/00	7/00	
			機則記号
		G06F	۴I
7/00		5/00	

G U I

審査請求 未請求 請求項の数5 OL (全13頁)


	(22) 出 頭 日	(21)出廣番号
	平成12年6月27日(2000.6.27)	特膜2000-192762(P2000-192762)
シャータータ (乗	(72) 発明者	(71)出題人
(1977年) AMADOSTIO 中理士 鈴江 武彦 (外6名) ドターム(参考) 58022 BAD7 DAD5	東京都班区芝浦一丁目1番1号 遊谷 和俊 東京都日野市旭が丘3丁目1番地の1 株 式会社東芝日野工場内	(71) 出 跟 人 000003078 株式会社東芝
	7 7	

(54) [発明の名称] ディジタル信号処理装置

(57) 【要約】

ット処理を実現する。 【課題】 簡易な構成から少ない命令数により高速にど

及 (m0ビット, m1ビット) をそれぞれ有する。 領域は1ワード分よりも短くかつそれぞれ異なるビット を、また制限ビット技能域4b、4cに属するアドレス るアドレス飯岐は1ワード分のビット長(n ビット) のアドレス領域が属する。国定ビット反領域4aに属す よび制限ビット長削減46,4cであり、それぞれ複数 る、3種類のアドレス領域は、同途ピット長領域4aお レス領域が混在して設けられた作業用メモリ4を備え 【解決手段】 それぞれビット長が異なる3種類のアド



【特許請求の範囲】

が1/gワード(gは所定の自然数)である第2領域と として、その容量が1ワードである第1領域および容量 前記作業用メモリを、1アドレスで指定される記憶領域 号を処理するディジタス信号処理装置において、 び読み出しによるデータ操作をともなってディジタル信 【請求項1】 作業用メモリへのデータの書き込みおよ

た場合に、データバス上を伝送される1ワードデータに 窓用メモリに与える書込データ処理手段と、 おける所定ピット位置の1/gワード長のピット列を作 【請求項2】 前記第2領域が書込み先として指定され を設けたものとしたことを特徴とするディジタル信号処

からデータを読み出す説出制御手段と n値の記憶質製を順に適用し先として通過作数用メモリ 定された場合に、指定された記憶領域に関連する所定の **前記第2領域のいずれかの記憶領域が揺出し先として指**

を生成し、囲起アータハスハと出力する適出しアータル RMのデータを確定の動字で歩べて1ワード及のデータ この諸田御御下段により読み出された1/gワード長の ディジタル信号処理装置。 **理下段とを共備したことを特徴とする請求項1に記載の**

込み先として指定された場合に、指定された記憶領域に 次指定する書込み領域制御手段と、 関連する所定のg個の記憶領域を順に書込み先として順 【語来項3】 前記第2領域のいずれかの記憶領域が書

のビット列を順に書込むべく作業用メモリに与える書込 データバス上を伝送される1ワードデータにおけるそれ 通記第2領域が書込み先として指定された場合に、通記 ぞれ異なる所定ビット位置の1/gワード反ずつのg側 **書込み領域制御手段により指定された g 囲の記憶領域に**

前記第2領域のいずれかの記憶領域が説出し先として指 する説出しデータ処理工段とを共備したことを特徴とす 1ワード長のデータを生成して前記データバスへと出力 定された場合に、その記憶領域から出力される1/gワ る請求項1に記載のディジタル信号処理製置。 ード長のデータのみを所定のビット位置に改定してなる

た場合に、データバス上を伝送される1ワードデータに おける所定ピット位置の1/gワード及のピット列を作 **惣用メモリに与える書込データ処理手段と、** 【請求項4】 一前記第2領域が書込み先として指定され

する説出しデータ処理手段とを具備したことを特徴とす 1ワード長のデータを生成して前記データバスへと出力 定された場合に、その記憶質感がら出力される1/gワ 通記第2億減のいずれかの記憶質減が第三し先として指 る語来以上に消滅のディジタル信号角系数質、 ード長のデータのみを所定のビット位置に設定してなる

込み先として指定された場合に、指定された記憶質域に 【語来項5】 - 前記第2寅岐のいずれかの記憶領域が書

> 次指定する書込み領域制御手段と、 関連する所定のg偶の記憶領域を断に書込み先として順

前記第2領域が書込み先として指定された場合に、前記 のビット列を順に書込むべく作業用メモリに与える書込 ぞれ異なる所定ビット位置の1/gワード及ずつのg備 データバス上を伝送される1ワードデータにおけるそれ 片込み領域制御下段により指定された g 側の記憶領域に

からデータを読み出す読出制御手段と、 g 何の記憶質域を順に語出し先として通過作業用メモリ 定された場合に、指定された記憶領域に関連する所定の 演記第2個膜のいずれかの消荷領域が認用し先として指

理手段とを共縮したことを特徴とする語来項1に記載の を生成して前記データバスへと出力する説出しデータ処 g 例のデータを所定の順序で並べて1ワード長のデータ この説出制御手段により読み出された 1 / gワード長の ディジタル信号色風製質。

【発明の詳細な説明】

Processor)などと呼ばれるディジタル信号処理装置に 興などに別いられる、いわゆるDSP (DigitalSignal 【短明の描する技術分野】本語明は、フィンメル信も理

[0002]

する場合には、1ワード長の演算結果データのうちの最 り扱うことがある、例えば、演算結果の正真の私に着日 よりも短いデータ(以下、御限長データと称する)を収 単位のデータ以外に1ピット、4ピットなどの1ワード 上位の1ピットのみが以降の処理に用いられることとな 【従来の技術】DSPを用いた通信処理では、1ワード

ピット長の制限長データを1000個メモリに格納する る。従って制限長データを1ワード幅のメモリに格納す 容量の記憶質域を占有してしまうことになる。 場合、通常は1000個の記憶領域を占有することとな ると、メモリの利用効率が低ドしてしまう。例えば、1 16ピットとするならば、実際のデータ量の1.6倍もの り、1kワード分が必要となる。すなわち、1ワードを ドレスに対応する記憶質域が1ワード長に設定されてい 【0003】さて、通常DSPが有するメモリは、1ア

と同者量の記憶質域で全てのデータを保存することが可 てからメモリに格納することとすれば、実際のデータ量 【0004】しかし、測限長データを1ワード分連結し

分離する処理 (以下、アンニック動作と称する) も行う の連結処理(以下、パック動作と称する)を行うことで 処理を行うために連結データから例々の制限長データを お、このハック動作を行う場合、制限長データを用いた メモリ使用効率の向上を図ることが行われている。な 【0005】そこで従来より、このような制限長データ 3

特開平14-007110

 $\widehat{\boldsymbol{\Xi}}$

動作を通常の論理演算処理により実現する場合、対象デ ータの切出し川のマスク処理のための論理符(AN 【0006】さて、このようなパック動作やアンパック

理を実行することになる。このため、多数の命令を実行 しなければならず、実質的な演算速度の向上の妨げとな ト連結を行うための論理和(OR)演算を行うなどの処 D)、アット位置合わ中のためのシフト命令およびアッ

のユニットを外部バスを介してアクセスすることでパッ スが必要であるために、依然として多数の命令を実行し 構成も考えられるが、この場合には外部バスへのアクセ クされたデータをDSP内部のメモリに外継三続とする ク動作を実現するユニットをDSPの外部に設けて、こ 【0007】なお、上述のようなハック動作やアンハッ

単に良く行うことを可能とするために使用可能なメモリ アクセスチード報信を有するDSPが存在する 【0008】そこで、ベック動作やアンバック動作を簡

能となる。また、ワードモードでデータを格納し、ビッ し (アンハック動作) が可能となる、 トモードに切替えて読み出せば、ピットデータの切り出 ち、ワードモードに切替えて読み出すとパック動作が同 | アットアータを | アット国位のメモリに発発したの れば、例えばメモリアクセスをビットモードに設定し、 一ドである、そしてこのメモリアクセスモードを利用す ド、バイト、ビット単位などでメモリをアクセスするモ 【ロロロリ】ここでメモリアクセスモートでは、ソー

ックの並べ替えにより実現される。 リーブ処理は1 ビット毎などのような小さなデータブロ リープ処理が行われることが多いが、このようなインタ P被算速度の向上の妨げになるなどの不具合が生じる。 めに、メモリ応答速度の低下を来たし、その結果、DS る、そしてこの種の回路は、非常に複雑な構成となるた デコーダおよび出力データの加工などの回路が必要とな 形態をモード毎で変更できるようにするためにアドレス を実現するためには、全メモリ空間についてのアクセス 【0010】しかしながら、メモリアクセスモード機能 【0011】また、無婆追信鑑米などにおいてはインタ

助げとなっていた、 を備えたDSPを用いなければならず、演算速度向上の み合わせによるが、あるいはメモリアクセスモード機能 【0012】従ってこのような処理も、多数の命令の組

モード機能を備えた低速なDSPを用いなければならな 命令を使用しなければならなかったり、メモリアクセス **泉とするいわゆるビット処理を行おうとすると、多数の** 処理などのような1ワード長に満たないデータを処理対 DSPにてパック動作・アンパック動作やインタリーフ 【発明が解決しようとする課題】以上のように従来は、

いという不具合があった。

ができるディジタル信号処理装置を提供することにあ **つ少ない命令数により高速にピット処理を実現すること** たものであり、その目的とするところは、簡易な構成が 【0014】 本発明はこのような事情を考慮してなされ

領域とを設けたものとした。 定の自然数)である例えば制限ビット長領域などの第2 ードである第1領域および容量が1/gワード(gは所 定ピット技能製などの信頼館製として、その発展が10 前記作業用メモリを、1アドレスで指定される例えば間 タル信号を処理するディジタル信号処理装置において、 みおよび読み出しによるデータ操作をともなってディジ めに第1の本発明は、作業用メモリへのデータの書き込 【課題を解決するための手段】以上の11的を達成するた

ソトの現在ロシロのショ語のなる。 適当行らしてた、コンスロース分のアットの手供力の方 川メモリの第2領域へのデータの書き込みや読み出しを 【0016】このような下段を講じたことにより、作業

の説出しデータ処理手段とを備えた。 て前記データバスへと出力する例えばデータ開御部など ータを所定の順序で並べて 1 ワード長のデータを生成し 制御手段により読み出された1/gワード長のg例のデ 例えばアドレス制御部などの諸田御御下段と、この諸田 説出し先として前記作業出メモリからデータを読み出す された記憶的域に関連する所定の8個の記憶的域を順に かの記憶領域が提出し先として指定された場合に、指定 部などの書込データ処理手段と、前記第2領域のいずれ 長のビット列を作業用メモリに与える例えばデータ制御 先として指定された場合に、データバス上を伝送される 明は、前記第1の発明に加えて、前記第2領域が書込み 1ワードデータにおける所定ビット位置の1/gワード 【0017】また上記目的を達成するために第2の本発

位置の1/gワード長のビット列をそれぞれ連結するパ る。従って、g側の1ワードデータにおける所定ビット を所定の順序で並べて1ワード長のデータが生成され タバス上を伝送される1ワードデータにおける所定ビッ 記憶された所定のg倒のピット列が読み出され、これら ト位置の1/gワード長のビット列が抽出されて作業用 【0018】このような手段を講じたことにより、デー メモリの第2回域に格納される。そしてこの第2回域に

の書込み領域制御手段と、前記第2領域が書込み先とし て指定された場合に、前記書込み領域制御手段により指 かの記憶領域が書込み先として指定された場合に、指定 **序込み先として順次指定する例えばアドレス制御部など** された記憶領域に関連する所定のg例の記憶領域を順に 別は、道記第1の発別に加えて、道記第2領域のいずれ 【0019】また上記目的を遊成するために第3の本発

> 作業用メモリに与える例えばデータ制御部などの書込テ ワードデータにおけるそれぞれ異なる所定ビット位置の 定された。個の記憶領域にデータバス上を伝送される。 置に設定してなる 1 ワード及のデータを生成して前記デ **力される1/gワード長のデータのみを所定のビット位** 第三 | 先として指定された場合に、その消費領域がも出 データ処理手段とを描えた。 ータ処理手段と、前記第2領域のいずれかの記憶領域が 1/gワード皮ずつのg側のビット列を順に書込むべく ータバスへと出力する例えばデータ制御部などの読出し

格納される。そしてこの第2領域に記憶された1/87 る1ワード長のデータが生成される。従って、1/gワ ワード長のデータのみを所定のピット協問に設定してな ット列がそれぞれ抽出されて作業用メモリの第2領域に 異なる所定ビット位置の1/gワード反ずつのg側のヒ タバス上を伝送される1ワードデータにおけるそれぞれ ジード 大の ロット型のふれふれる 毎番コ ムノン ミック型 一下屋のピット列をR側連絡してたるデータからしてR 【0020】このような下段を講じたことにより、デー ド長のデータのそれぞれの読み出し時に、その1/g

部などの書込データ処理手段と、前記第2領域のいずれ 明は、前記第1の発明に加えて、前記第2領域が書込み 所定のピット位置に設定してなる1ワード長のデータを かの消物領域が第三し先として指定された場合に、その 部などの説出しデータ処理下段とを備えた、 生成して前記データバスへと出力する例えばデータ制御 記憶領域から出力される1/gワード長のデータのみを 長のビット列を作業用メモリに与える例えばデータ制御 先として指定された場合に、データバス上を伝送される 1 ワードデータにおける所定ピット位置の1/gワード 【0021】また上記目的を達成するために第4の本発

簡節域に記憶された I /g ワード及のビット列の読み出 る、従って、1ワードデータにおける所定ビット位置の ト位置に設定してなる1ワード長のデータが生成され し時に、その1/gワード長のデータのみを所定のビッ メモリの第2記憶質製に格納される。そしてこの第2回 ト位置の1/gワード及のピット処が抽出されて作数用 タバス上を伝送される1ワードデータにおける所定ビッ 1/gワード長のビット列の抽出が行われる。 【0022】このような下段を講じたことにより、デー

明は、前記第1の発明に加えて、前記第2領域のいずれ ワードデータにおけるそれぞれ異なる所定ピット位置の 定されたg例の記憶領域にデータバス上を伝送される1 て指定された場合に、前記書込み領域制御手段により指 の背込み領域制御手段と、前記第2領域が背込み先とし かの記憶領域が書込み先として指定された場合に、指定 書込み先として順次指定する例えばアドレス制御部など された記憶的域に関連する所定のg個の記憶領域を順に 【0023】また上記目的を達成するために第5の本発

> 作業用メモリに与える例えばデータ制御部などの書込デ 処理手段とを備えた。 序で並べて10ード及のデータを生成して前記データス 読み出された1/gワード長のg個のデータを所定の順 に関連する所定のg側の記憶領域を順に説出し先として 説田し先として指定された場合に、指定された記憶領域 スへと出力する例えばデータ制御部などの説出しデータ 前記作業用メモリからデータを例えばアドレス制御部な どの読み出す説出制御手段と、この説出制御手段により ータ処理手段と、前記第2領域のいずれかの記憶領域が 1/gワード技ずつのg側のビット列を製に書込むべく

データが生成される。従って、1ワードデータにおける 格納される。そしてこの第2記憶領域に記憶された1/ 異なる所定ピット位置の1/gワード及ずつのg個のピ g個のビット列を · U.分離したして、それら1/gワー されぞれ異なら唐正のクト記式の1) ロソートなしつの gワード反のビット例の語を出し時に、その1/gワー ット列がそれぞれ分離されて作業川メモリの第2領域に タバス ヒを伝送される 1 ワードデータにおけるそれぞれ ド反すつの8個のビット列をそれぞれ連結する中ペック ド反の 8 間のデータを所定の順序で並べて1ワード反の 【0024】このような下段を講じたことにより、デー

[0025]

火焰形態につき説明する。 【発明の実施の形態】以下、図画を参照して本発明の一

置を適用して構成されたDSPの要部構成を示すプロッ 【0026】図1は本実施形態のディジタル信号処理装

制御部3、作業用メモリ4、データ制御部5、モードレ は、フログラム制御第1、アドレス管理第2、アドレス タ13、編型・算術演算部14、レジスタ15, 16お 9, 10、積算部11、積算出力レジスタ12、セレク ジスタ6、アドレス管理部7、係数メモリ8、レジスタ よびI/O回御窓17を付している。 【0027】この図に示すように本実施形態のDSP

部2,7はアドレスバスB2に、1/O制御部17は外 管理部7、係数メモリ8、レジスタ9、10、債算出力 部バスB3にもそれぞれ接続されている。 れデータバスB1に接続されている。またアドレス管理 レジスタ15, 16および1/0制御部17は、それぞ レジスター2、セレクター3、論理・算術演算部14、 興潟2、データ制御쐶5、モードレジスタ6、アドレス 【0028】そして、フログラム調御部1、アドレス管

制御線により接続されている。 じた任意の信号処理を実現するべく各部の動作を制御す プログラムに基づいて、そのプログラムの記述内容に応 1の制御対象となる部分とプログラム制御第1との間は 【0029】プログラム制御部1は、任意に設定される なお図示を省略しているが、このフログラム調御部

6

【0030】アドレス管理部2は、作業用メモリ4に関 するアドレス管理処理を行う。すなわちアドレス管理部 ドフスはアドフス短鐘第3へと与えられる。 などの処理を行う。このアドレス管理部2が出力するア レスに対応した作業用メモリ4の実アドレスを出力する 作業用メモリ4に対応するものであるときに、そのアド 2は、アドレスバスB2を介して指定されるアドレスが

【0031】アドレス制御部3は、作業用メモリ4に設けられた多数のアドレス削減(1つのアドレスが割り付 後述するように変化させる、 より示されるモードに応じてセレクト信号の出力形態を が、モードレジスタ6から与えられるモード制御信号に えられるアドレスに基づいてセレクト信号の出力を行う **与える。アドレス制御部3は、アドレス管理部2からり** するセレクト信号を任意に発生して作業用メモリ4へと けられた記憶領域)のそれぞれをアクセス先として指定

異なる3種類のアドレス領域が混作して設けられてい する。すなわち作業川メモリ4は、それぞれビット長が 異なるピット長 (moピット, m₁ピット) をそれぞれイ するアドレス貿域は1ワード分よりも無くからそれぞれ 展4aに属するアドレス貿展は1ワード分のビット校 る、ここで各領域は図2に示すように、固定ビット長年 rk関域4b、4cのいけれいに後後けつが弱してい アスプス的概念、国治アット共創成4mだけの意思アッ り、多数のアドレス領域が設定されている。この多数の (n ピット)を、また国際ピット及削減4b, 4cに加 【0032】作業用メモリ4は、半導体メモリよりな

タバスB1へとIII力するに当り、モードレジスタ6から する。データ制御部5はデータを作業川メモリ4やデー ス領域から出力されるデータをデータバスB1へと出力 データを任意のアドレス領域に与えたり、任意のアドレ そしてデータ制御部5はデータバスB1から取り込んだ データ信号祭により作業用メモリ4に接続されている。 られた多数のアドレス領域のそれぞれに対応するメモリ て後述するようなデータ処理を行う、 りえられるモード制御信号により示されるモードに応じ 【0033】データ制御部5は、作業用メモリコに設け

モードレジスタ6は、この登録されたモード情報に応じ たモード制御信号を生成してアドレス制御部 3 およびラ ータ制御部5へと与える、 合の処理内容に応じたモード情報が任意に登録される。 【0034】モードレジスタ6は、ビット処理を行う場

は、アドレスバスB2を介して指定されるアドレスが係 るアドレス管理処理を行う、すなわちアドレス管理部7 は係数メモリ8へと与えられる。 処理を行う。このアドレス管理部でが出力するアドレス に対応した係数メモリ8の実アドレスを出力するなどの 数メモリ8に対応するものであるときに、そのアドレス 【0035】アドレス管理部7は、係数メモリ8に関す

【0036】係数メモリ8は、信号処理のための係数デ

1.1で積算するべき2つのデータを一時的に保持してお レジスタである。すなわちレジスタ9,10は、積算部 【0037】レジスタ9、10は、積算部11の入力用

れ保持された2つのデータを積算し、その結果を積算用 **カレジスタ12へと与える。** 【0038】 観算部11は、レジスタ9、10にそれそ

は、租算第11での租算結果を一時的に保持しておく。 2の保持データは2ワード長を持つので、データバス日 と必要に応じて出力される。なお、積算出力レジスタ1 の保持データは、データバスB1またはセレクタ13へ 量、すなわち1ワード長の2倍のビット長を有し、これ 117で病送する場合には上位、下位の指定が必要とな により演算精度を確保する。この損算出力レジスタ12 この積算出力レジスタ12は、レジスタ9,10の浴 **力川レジスタである。すなわち積算川力レジスタ12** 【0039】積算出力レジスタ12は、積算部11の出

るデータとのいずれか、力を選択して論理・算術演算部 ら出力されるデータと、データバスB1を介して到来す 【0040】セレクタ13は、傾貸出力レジスタ12カ

の処理を行う、そして編輯・算術演算部14は、2ワー 給される20のデータを対象として相算や温理相算など に供給される。そして論理・算術演算部14は、この供 10, 15, 16の保持データおよび積算出力レジスタ また下位側をレジスタ16へそれぞれ出力する。 ド長となる演算結果データの上位調をレジスタ15へ、 【0041】編里・算術演算部14には、レジスタ9, 2の保持データの主位側のうちのいずれか2つが任意

長ずつのデータを一時的に保持しておき、データバス B を有し、論理・算術演算部14から与えられる1ワード 1〜上必要に応じて用力する。 【0042】レジスタ15, 16は、1ワード炭の浴場

外部とのデータ人出力を行う。 部バス B 3 との間でのデータ交換、すなわち本D S P の 【0043】1/0脚御部17は、データバスB1と外

ボすブロック図である。 【0044】図3はフログラム制御部1の詳細な構成を

インストラクションレジスタ23、インストラクション は、フログラムカウンタ21、フログラムメモリ22、 タック制御部27およびアドレスカウントアップ28を デコータ24、割込み副御部25、分岐制御部26、ス 【0045】この図にボずようにプログラム制御部1

ング年にフログラムアドレスをカウントアップし、最新 のフログラムアドレスをフログラムメモリ 2 2およびス 【0046】フログラムカウンタ21は、所定のタイミ

タック制御部27へと与える。

処理の下順が記述されたプログラムが登録されている。 トラクションコードをインストラクションレジスタ23 そしてプログラムメモリ22は、プログラムカウンタ2 1から 与えられるプログラムアドレスが付されたインス 【0047】プログラムメモリ22は、実行すべき信号

ーダ24へと供給する。 一ドを 4時的に記憶しておき、インストラクションデコ グラムメモリ 2 2から与えられたインストラクションコ 【0048】インストラクションレジスタ23は、プロ

ストラクションレジスタ 2 3 に保持されたインストラク て図1の各部に必要な制御信号を与える。 ションコードをデコードし、そのデコード結果に基づい [0049] インストラクションデコーダ24は、イン

合にその倒込みを実現するためにプログラムカウンタ2 1が発生するフログラムアドレスを変更させる。 【0050】制込み側御部25は、割込みが発生した場

21が発生するフログラムアドレスを変更させる。 それらの処理分岐を実現するためにプログラムカウンタ **おが、20人、サノルーナンの壁の出しが合作した場合に** [0051] 分岐制御部26は、プログラムによる分岐

のカウントアップ動作を行う。 クしてある値をフログラムカウンタ21に再設定する。 チンからの復帰動作のために、プログラムアドレスを必 要に応じて待避(スタック)しておき、復帰時にスタッ 【0053】アドレスカウントアップ28は、アドレス 【0052】スタック調御部27は、割込みやサブルー

メモリ4に与える、

【0054】次に以上のように構成されたDSPの動作

ス領域をアクセスするためのアドレスは既知であって、 領域4aおよび制限ビット及領域4b,4cの各アドレ ユーザはこれらの3種類のアドレス領域を適宜使用する 【0055】まず作業用メモリ4のうちの固定ビット反

周定ピット長領域4mに属するアドレス領域を用いるこ 4aは、従来通りの1ワード長の領域であるから、この とで、従来通りの1ワード単位でのデータ処理を行うこ 【0056】作業用メモリ4のうちの固定ビット長領域

最が1ワードよりも小さな氫酸基(mgビット,m1ビッ ビット処理を行うことができる。 ト)に制限された領域であって、以下に説明するように 【0057】 · ガ、制限ビット基領域4b、4cは、容 して使用することでmgビット単位やm1ビット単位での

について詳しく説明する。 【0058】以下、このようなビット処理に関する動作

信服のいずれかを設定しておく。 夕6に第1モード~第4モードのそれぞれをボすモード 【0059】まずピット処理を行う場合、モードレジス

> ち1ワード長のデータを作成するパック動作を行うモー ット列をn/m1ワード分連結してnビット及、すなわ 分、あるいは1ワード中の所定位置のmjビット分のビ の所定位置のm0ビット分のビット列をn/m0ワード 【0060】(第1キード)このキードは、1ワードド

値であり、n=16、 $m_0=4$ とするならば、k=3と する。なおここでのkは[(n/m₀) -1]で米まる バスB1を伝送されるときに、測限ピット長領域4bに ット列をn/m0ワード分連結するパック動作を行う場 ドレス i , i + 1 …, i + k として順次指定することと 属する連続するn/mgMのアドレス飼蔵を序込み先ア 介には、連結すべきピット列を含むn/moMがデータ 【0061】1ワード中の所定位置のm0ピット分のピ

み時であるならば、データバスBIを介して到来するI 限ピット長領域4bであることが通知され、かつ書き込 mo個の書込み先アドレスのそれぞれが示すアドレス領 ワード長のデータのうちの上位mgビットのみを作業用 4 b であるここなど・1 人間側面でに対して埋却しる。 ナアスプス関節的3は、アクセス光が開展だって長節域 威をアクセス先とするべくセレクト信号を出力する、よ 【0063】 - 方、データ制御部5は、アクセス先が制 【0062】そうするとアドレス脚御部3は、このnノ

ぞれ書き込まれることとなる。なお、1ワードデータの 0個の 1 ワードデータのうちの h:位m0ビットげつがそれ レスi, i+1…, i+kの各アドレス飼製に、n/m うちの上位mgビット以外のビット列は廃棄する、 【0064】がくして、図4 (a) にポポように、アド

込んだデータを出力する場合、連結するデータが記憶さ れた先頭のアドレス領域のアドレスiを指定することと 【0065】続いて、このように作業用メモリ4に書き

アドレス制御部3は、アクセス先が制限ビット長領域4 説出し先とするべくセレクト信号を順次出力する。また iから連続するn/mo側のアドレス領域、すなわちア b であることをデータ制御部5に対して通知する、 ドレス i , i + 1…, i + kのアドレス領域をそれぞれ 【0066】そうするとアドレス側御部3は、アドレス

いるmgビットだつのデータが順にn/mg関出力される スi,i+1…,i+kの各アドレス領域に烙雑されて 【0067】これにより、作業用メモリ4からはアドレ

なわち1ワード長のデータを生成する、そして作業用メ のm0ビットデータを上位側から順に配置した状態で連 モリ4から田力されるデータを個々には田力することな しに、生成した1ワード最のデータをデータバスB1へ 寄することで、図4 (a) に示すようにn ピット長、す 【0068】そこでデータ測御部5は、このn/mo例

特開平14-007110

求まる値であり、n=16、 $m_1=1$ とするならば、hット列をn/m₁ワード分連結するパック動作を行う場 **火現される。なおここでのhは〔 (n/m_l) -1] で** して、図4 (b) にポナような上記と回様な動作により 1…,j+hとして、かつ制限ビット長領域4cを使用 合には、背込み先および説出し先のアドレスをj,j+ 【0069】1ワード中の所定位置のm₁ビット分のビ

ック動作を行うモードである。 Oまたはmlドット及ずしのドット処を分離するアンパ ハラクレ (なる I ブードレルアータからmoc ファレナ ぶのボーダや、m1アットボギしのアット至をn /m/室 長ずつのビット列をn/mo側へックしてなるⅠワード てなる1ワード長のデータを生成することができる。 トレずつまたはm₁ビットレずつのビット列をバックし またはn/m1個の1ワードデータから抽出したm0ビッ き込んだデータの読み出しとを行うだけで、n/mo側 4cをアクセス先としてのデータの片き込みと、その片 ログラム作成者側から見れば、制限ビット長領域4b, 【0071】 (第2モード) このモードは、moビット 【0070】以上のようにして、ユーザ側、すなわちフ

先として指定することとする。 4 bに属する任意のアドレス領域のアドレス(を書込み データバスB 1 を伝送されるときに、制限ビット長領域 動作を行う場合には、まず分離すべき1ワードデータが ックしてなる1ワード長のデータを分離するアンハック 【0072】m0ビット以げつのビット処をn/m0熨ぐ

たアドレス制御部 3 は、アクセス先が制限ビット長領域 ドレスi,i+1…,i+kのアドレス領域をそれぞれ 4 b であることをデータ制御第5に対して通知する。 書き込み先とするべくセレクト信号を順次出力する。ま i から連続するn /mgMのアドレス貿域、すなわちア 【0073】そうするとアドレス測御部3は、アドレス

限ピット長領域4 b であることが通知され、かつ書き込 て、作塾川メモリ4のアドレス i , i + 1 …, i + kの ワード人のデータを上位からmoドット分グの分響し みIIFであるならば、データバスB 1 を介して到来する I アドレス領域へとそれぞれ与える。 【0074】 - 方、データ制御部5は、アクセス先が制

レスi,i+1…,i+kの各アドレス領域に、1ワー ドレのデータから分離されたmgビットずつのn/mgM 【0075】かくして、図5 (a) にがすように、アド

のデータがそれぞれ書き込まれることとなる、 ドレス領域のアドレス i , i + 1 …, i + k を順次指定 込んだデータを出力する場合、各データが記憶されたア 【0076】続いて、このように作業用メモリ4に書き

レスのそれぞれに対応するアドレス領域をそれぞれアク 【0077】そうするとアドレス測御部3は、このアド

> セス先とするべく順次セレクト信号を出力する。またア であることをデータ制御部5に対して通知する。 ドレス制御部 3 は、アクセス先が制限ビット長領域 4 b

いるm0ビットずつのデータが順にn/m0個出力される スi,i+1…,i+kの各アドレス貿別に烙架されて 【0078】これにより、作業用メモリ4からはアドレ

タバスB 1〜と出力する。 を全て「0」とした1ワード長のデータとして風吹デー 【0079】そこでデータ超銅器5は、このm0ビットずつのデータのそれぞれを上位側に配し、後りのビット

5(b)に示すような上記と同様な動作により実現され +hとして、カン側限ビット長領域4cを使用して、区 **塔込み先および説出し先のアドレスをj,j+ 1 …,j** のビット列を分離するアンバック動作を行う場合には、 ックしてなる 1 ワード長のデータからm₁ ビット長ずつ 【0080】mlビット長ずつのビット例をn/ml倒べ

ロソフム自政者側から見れば、劇団ニット反政以上し、 ずつのビット処を分離することができる、 はmjビット以ずつのビット例をn/mo倒またはn/m き込んだデータの読み出しとを行うだけで、moMまた 4cをアクセス光としてのデータの書き込みと、その書 |個パックしてなる1ワード長のデータからm|ビット長 【0081】以上のようにして、ユーザ側、十たわちつ

の所定位置のm0ビット分のビット列や1ワード中の所 定位置のm | ビット分のビット列を抽出するモードであ 【0082】(第3モード) このモードは、1ワードリ

+ k として順次指定することとする。 側のアドレス質域を書込み先アドレス i , i + i …, i せて、細眼ビット技質製4bに属する連続するn/mo 合むデータがデータバスB1を順次伝送されるのに合わ ット列を抽出する場合には、その抽出すべきビット列を 【0083】1ワード中の形定位置のmgビット分のビ

たアドレス制御第3は、アクセス先が開限ビット長領域 城をアクセス先とするべくセレクト信号を出力する。ま 段ピット長領域4bであることが通知され、かつ!!き込 mo側の書込み先アドレスのそれぞれがポすアドレス領 【0085】 - 方、データ制御部5は、アクセス先が制 4 b であることをデータ測御部5に対して通知する。 【0084】そうするとアドレス制御第3は、このn!

のうちの l:fkmgビットずつがそれぞれ書き込まれるこ バスB1を順次伝送されるn/mgMの1ワードデータ レスi,i+1…,i+kの各アドレス倒壊に、データ 【0086】かくして、図6 (a) に示すように、アド

> ドレス領域のアドレス i , i + 1 …, i + kを順次指定 込んだデータを出力する場合、各データが記憶されたア 【0088】そうするとアドレス制御部3は、このアド 【0087】続いて、このように作業用メモリ4に書き

であることをデータ制御第5に対して通知する。 セス先とするべく順次セレクト信号を出力する。またア ドレス制御部 3 は、アクセス先が制限ビット技領域 4 b レスのそれぞれに対応するアドレス領域をそれぞれアク 【0089】これにより、作業用メモリ4からはアドレ

いるm0ビットずつのデータが順にn/m0個出力される 【0090】そこでデータ制御部5は、このm0ビット

スi,i+1…,i+kの各アドレス貿域に格納されて

を全て「0」とした1ワード長のデータとして順次デー ずつのデータのそれぞれを上位側に配し、残りのアット タバスB1〜と出力する、

ット列を抽出する場合には、お込み先および提出し先の ト長寅城4cを使用して、図6(b)にボオような上記 と同様な動作により実現される。 グトレスをり、j ±1…、j ±hこして、ara膨胀でシ 【0091】1 フード中の所定保置のm₁ビット分のビ

定位置のm₁ビット分のビット列を抽出することができ の所定位置のm0ビット分のビット列や1ワード中の所 き込んだデータの読み出しとを行うだけで、1ワード中 4cをアクセス先としてのデータの書き込みと、その書 ログラム作成者側から見れば、制限ビット長領域4 b, 【0092】以上のようにして、ユーザ側、すなわちフ

で、丹皮moピット及ずつのピット列をn/mo個ハック つまたはm₁ビット長ずつのビット列を一旦分離した上 パックしてなる1ワード長のデータからmoピット長ず 及のデータや、m1ビット及ずつのビット例をn/m1m 及ずしのドット列をn/m0Mハックしてなる1ワード を作成する再ハック動作を行うモードである。 ット例をn/m₁倒ヘックしてなる1ワード以のデータ してなる1ワード長のデータや、m₁ビット長ずつのビ 【0093】 (第4モード) このモードは、mgビット

る任意のアドレス貿製のアドレストを書込み先として指 場合には、まず分離すべき1ワードデータがデータバス ックしてなる1ワード長のデータの再ペック動作を行う 定することとする。 B 1を伝送されるときに、恒限ビット長領域4 bに属す 【0094】m0ビット及ずつのビット例をn/m0倒へ

たアドレス制御第3は、アクセス先が測限ビット長領域 4 b であることをデータ制御浴5に対して通知する。 **呉き込み先とするべくセレクト信号を順次出力する、ま** ドレス i , i + 1 …, i + kのアドレス領域をそれぞれ i から連続するn/m0例のアドレス領域、すなわちア 【0095】そうするとアドレス迦御潟3は、アドレス

> み時であるならば、データバスBIを介して到来するI て、作黙用メモリ4のアドレスi,i+1…,i+kの ワード以のデータを上位からm0ドット分んし分離し 限ピット長領域4bであることが通知され、かつ書き込 【0096】 力、データ制御部5は、アクセス先が制

のデータがそれぞれ書き込まれることとなる。 ド長のデータから分離されたmoビットずつのn/moM レスi,i+1…,i+kの各アドレス短減に、1ワー 【0097】かくして、図7 (a) にボすように、アド

アドレス領域へとそれぞれぢえる。

れた先頭のアドレス領域のアドレス(を指定することと 込んだデータを出力する場合、連結するデータが記憶さ 【0098】続いて、このように作業用メモリ4に書き

b ごあらことをアーク画型ip Bに対して担相する。 アドレス制御第3件、アクセス先が開限ビット長領域よ 説出し先とするべくセレクト信号を順次出力する、また i から連続するn /mgMのアドレス領域、すなわちア ドレスi,i+1…,i+kのアドレス削減をそれぞれ 【0099】そうするとアドレス制御綿3は、アドレス

スi,i+1…,i+kの各アドレス領域に格納されて いるm0ビットずつのデータが順にn/m0例III力される 【0100】これにより、作業用メモリ4からはアドレ

のmgビットデータを上位側から順に配置した状態で連 終することで、図7(a)にハテサようにn ビット及、サ なわち1ワード長のデータを生成する、そして作業用メ モリ4から出力されるデータを翻々には出力することな しに、生成した1ワード長のデータをデータバスBIへ 【0 1 0 1】そこでデータ制御第5は、このn/mo例

【0 | 0 2】 | ワード中の所定位置のm₁ピット分のピット列をn / m₁ワード分連結するバック動作を行う場 して、図7(b)にボナような上記と回様な動作により 1…,j+hとして、かつ制限ピット及領域4cを使用 合には、書込み先および説出し先のアドレスをす,す+

4cをアクセス先としてのデータの書き込みと、その書 長のデータや、m₁ビット長ずつのビット列をn/m₁例 き込んだデータの読み出しとを行うだけで、mgビット 反ずしのビット列をn/mo倒バックしてなる1ワード ログラム作成者側から見れば、制限ピット反領域4b, ヘックしてなる1ワード長のデータの再へック動作を行 【0103】以上のようにして、ユーザ側、すなわちフ

ビット処理を行うことが可能である。従って、命令数は みと、その書き込んだデータの読み出しとにより各種の 長領域4b,4cをアクセス先としてのデータの書き込 関、すなわちプログラム作成者側から見ての制限ビット 【0104】以上のように本実施形態によれば、ユーザ

み時であるならば、データバスBIを介して到来するI ワード長のデータのうちの E位mgビットのみを作業用

Ē

2…アドレス管理領

間に処理することが可能である。 データの書き込みや読み出しに関する少数で済み、短時

薫へ、 - 疑的なアドレスにより作業川メモリ 4のアクセ ドは最小限に抑えることができる。 り実現可能であり、作業用メモリ4のアクセス速度の低 ス制御を行うので、アドレス制御部 3 は簡易な構成によ ドレス領域とアドレスとの対応関係を変化させる必要が ード機能を有するDSPのように作業用メモリ4でのア 【0105】しかも本実施形態では、メモリアクセスモ

高速にピット処理を行うことが可能である。 【0106】このようなことから本実施形態によれば、

位置は任意に設定可能である。 位側のビット列としているが、この抽出するビット列の ータからの抽出するビット列を1ワード長のデータの上 のではない。例えば上記実施形態では、1ワード長のデ 【0107】なお本発明は上記実施形態に限定されるも

ることで、ビット単位でのデータの並べ替えが実現でき ーラキ なた、産品制度で発出出制でも場合ですのようだけ るが、この連結順中には任意に設定可能である。例えばま は抽出したデータをその抽出順に連結するものとしてい 【0108】また上記実施形態では、ハック動作の際に

ようにしても良い。 種類のみ設けるようにしても良いし、3種類以上設ける を4 b および4 c の 2 種類備えることとしているが、1 【0109】また上記火焰形態では、短限ビット及領域

可能であり、その場合にはモード選択のための構成を排 そして1所割のビット処理を行うように構成することも るが、上記の4つのモードの全てを備える必要はない。 えて、4種類のピット処理を選択的に実行三億として! 【0110】また上記実施形態では、4つのモードを備

た4種類のピット処理以外のピット処理を行うようにし ット処理を行うことが可能であり、上記実施形態に挙け およびデータ制御部5の処理を変更することで任意のビ 【0111】また上記実施形態では、アドレス制御部3

理により行うようにすることも可能である。 ス制御部3やデータ制御部5での処理をソフトウェア処 【0112】また、行うビット処理によっては、アドレ

実現することも可能である。 が、LSI化しないで実現するなどのように他の形態で ジタス信号角理装置をDSPに適用した倒を示している 【0113】また上記実施形態では、本発明に係るディ

で種々の変形実施が可能である。 【0114】このほか、本発明の要旨を逸脱しない範囲

ドである第1領域および容量が1/gワード(gは所定 ドレスが指摘される消滅貿易として、その容量が1ワー 【発明の効果】第1の本発明は、作業用メモリを、1ア

> の自然数)である第2領域とを設けたものとしたので、 とができるディジタル信号処理装置となる。 かつ少ない命令数により高速にビット処理を実現するこ アドレス領域として扱えば良く、この結果、簡易な構成 制御に関しては第1 領域および第2 領域のいずれも同じ のピット処理を行うことが可能となり、しかもアクセス しを適宜行うことで、1/gワード分のビット列単位で 作業用メモリの第2領域へのデータの書き込みや読み!!

信号処理装置となる。 および読み出し処理により行うことが可能なディジタル れぞれ連結するハック動作を作業用メモリへの書き込み おける所法ピット位置の1/gワード及のピット処をそ タを生成するようにしたので、g 例の1ワードデータに g側のピット列を所定の順序で並べて1ワード長のデー に一旦格納し、さらにこの第2領域に記憶された所定の ワード以のピット列を抽出して作業用メモリの第2領域 される1ワードデータにおける所定ピット位置の1/g 【0116】また第2の本発明は、データバス上を伝送

モリへの書き込みおよび読み出し処理により行うことが ット列のそれぞれを分離するアンハック動作を作業用メ ト列を 6 個連結してなるデータから 1 / g ワード長のビ 個々に所定のピット位置に設定してなる1ワード及のデ にこの第2無限に記憶された1/gワード長のデータを 右部川して作業川メモリの第2領製に「三春攀し、おら される 1 ソートアーア こおける されぞれ 異なる 財産 ロッ ータを生成するようにしたので、1 / g ワード長のビッ 下位間の1/gワード反ずつのg側のビット列をそれぞ 可能なディジタル信号処理装置となる、 【0117】また第3の木発明は、データバス上を伝送

込みおよび過み出し処理により行うことが可能なディジ ワード長のピット列の抽出処理を作業用メモリへの書き ので、1ワードデータにおける所定ピット位置の1/g 設定してなる1ワード長のデータを生成するようにした た1/gワード長のビット列のみを所定のビット保置に 演成に「具格納し、さらにこの第2記憶質域に記憶され ワード長のピット列を抽出して作業用メモリの第2 記憶 される1ワードデータにおける所定ピット位置の1/g タル信号処理装置となる、 【0118】また第4の本発明は、データバス上を伝送

用メモリへの書き込みおよび読み出し処理により行うこ

【図2】図1中の作業用メモリ4の詳細構成を示すプロ 【図面の簡単な説明】

れ分類して作数川メモリの第2節製に「凡存鑵し、せら される1ワードデータにおけるそれぞれ異なる所定ビッ R側のピット列をそれぞれ連結する中へック動作を作業 にこの第2記荷賀製に記憶された L/g ワード状のビッ 下列を「三分癬したこの、みれら1/gワード以上のの なる所定ビット位置の1/gワード及ずしのg飼のビッ るようにしたので、1ワードデータにおけるそれぞれ異 ト列を所定の順序で並べて1ワード長のデータを生成す 下位間の1/gワード反がつのg間のビット連をそれた 【0119】また第5の本発明は、データバス上を伝送

とが可能なディジタル信号処理装置となる

装置を適用して構成されたDSPの要部構成を示すプロ 【図1】本発明の一実施形態に係るディジタル信号処理

【図3】図1中のプログラム制御部1の詳細構成を示す

ブロック区。 【図4】第1モードにおけるパック動作の様子を示す

【図5】第2モードにおけるアンバック動作の様子を示

【図6】第3モードにおけるビット抽出動作の様子を示


【図7】第4モードにおける再ペック動作の様子を示す


【作号の説明】

1…フログラム制御部


[×4]

B1…データバス 6…モードレジスタ 5…データ制御部 4 b, 4 c…制限ビット長領域 4 a …関定ビット長寅寅 4…作業用メモリ 3…アドレス制御部 17…1/0氫鐵鈣 1 4 ···論理·算術演算部 9, 10, 15, 16…レジスタ 8…係数メモリ 7…アドレス管理部 B3…外部ベス B2…アドレスバス 13…セレクタ 1 2 … 積算出 カレジスタ 1 1 … 研算部





3



特開平14-007110

(12)

[図3]

特開平14-007110

特開平14-007110